EP 108. 칩과 칩을 빛으로 연결한다: 실리콘 포토닉스와 AI 데이터센터의 다음 병목

🖼️ 인포그래픽

🖼️ 4컷 인포그래픽

💡 한 줄 결론

칩과 칩을 빛으로 연결하는 실리콘 포토닉스는 AI 데이터센터의 다음 병목인 데이터 이동을 풀 핵심 경로지만, 채택 속도는 제조 수율·열·유지보수·레이저 이종 집적의 경제성에 달려 있다.

📌 핵심 요점

1. AI 인프라의 경쟁축은 단일 GPU의 계산 성능에서 HBM·SRAM·GPU·랙·데이터센터 사이의 데이터 이동으로 확장되고 있다. FlashAttention과 I/O-aware attention이 칩 내부의 메모리 이동을 줄이더라도, 모델·데이터 병렬화 이후에는 분산된 결과를 합치는 통신 성능이 전체 처리량을 좌우한다.
2. 구리는 짧은 거리에서 저렴하고 효율적이지만 거리와 주파수가 높아질수록 신호 손실이 커진다. 리타이머와 DSP로 이를 보완하면 전력·발열·패키지 부피가 증가하는 반면, 광연결은 거리가 늘어나도 비트당 에너지 소비가 비교적 일정해 scale out과 scale across에서 유리하다.
3. 광학 통합은 교체가 쉬운 플러거블 모듈에서 온보드 광학, CPO, Optical I/O 순으로 칩에 가까워진다. 구리 구간이 짧아질수록 대역폭과 에너지 효율은 개선되지만, 고장 시 전체 칩의 유지보수성이 낮아지고 ASIC 열 간섭과 공동 제조에 따른 수율 위험은 커진다.
4. 광통신은 레이저를 계속 켜둔 채 굴절률과 위상을 바꾸는 EO 변조, 간섭을 이용한 비트 복원, 여러 파장을 한 도파로에 싣는 다중화로 높은 병렬 대역폭을 만든다. 다만 실리콘은 자체 발광 효율이 낮아 InP 같은 III-V족 레이저를 결합해야 하며, 이종 집적과 정밀 본딩이 제조 병목이 된다.
5. 광소자의 큰 물리적 크기와 공정 편차를 줄이는 경로로 역설계와 머신러닝이 제시된다. cVAE로 제조 친화적인 설계 골격을 생성하고, 물리 시뮬레이터와 적분 경사법으로 성능과 민감 영역을 검증하면 설계 탐색·품질관리·피드백 순환을 단축할 수 있으며, 장기적으로는 인공지능 에이전트가 광자 집적회로 전체를 설계하는 방향까지 이어진다.

🧩 배경과 문제 정의

• AI 모델이 단일 가속기를 넘어 랙과 데이터센터 규모로 커지면서 계산 성능뿐 아니라 HBM·GPU·랙 사이의 데이터 이동 속도가 핵심 병목이 됐다.
• 구리 연결은 짧은 거리에서 저렴하고 효율적이지만, 거리와 전송 주파수가 높아질수록 신호 손실·전력 소비·발열이 급격히 증가한다.
• 광연결을 칩 가까이 통합하면 대역폭과 에너지 효율을 높일 수 있지만, 유지보수성·열 간섭·제조 수율·레이저 이종 집적 문제가 상용화 범위를 결정한다.

🕒 시간순 섹션별 상세정리

1. 칩 간 광연결이 새로운 병목 해법으로 떠오른 배경

• AI 데이터센터의 성능은 계산과 메모리 병목에 제한되며, 랙 내부에는 구리선, 랙과 데이터센터 사이에는 광연결을 사용하는 구조가 일반적이다. [00:41]
• 광연결을 칩과 칩 사이까지 끌어오면 대역폭을 한 단계 넘어 수량급으로 높일 가능성이 있으며, 이 접근이 실리콘 포토닉스와 맞닿아 있다. [01:20]

2. 계산보다 데이터 이동이 좌우하는 AI 인프라

• AI 인프라의 성능은 계산 속도, 메모리의 읽기 속도와 용량, 장치 사이의 데이터 전송 속도라는 세 축에 좌우된다. [04:18]
• FlashAttention과 I/O-aware attention은 HBM과 SRAM 사이의 이동을 줄이고 타일링으로 데이터를 재사용해 메모리 병목을 완화한다. [04:47]

3. 단일 가속기에서 도시 규모 데이터센터로

• 확장의 중심은 단일 GPU 내부 계산에서 분산 환경과 랙 간 연결, 나아가 데이터센터 전체를 하나의 시스템처럼 운용하는 방향으로 이동한다. [05:58]
• 데이터센터의 전력 규모가 서울 전체 사용량의 60%에 비견되고 주변 온도를 약 3°F 높일 수 있다는 사례는 확장이 에너지와 생태계 문제로 이어질 위험을 보여준다. [06:38]

4. Scale up·out·across로 나뉘는 확장 범위

• Scale up은 하나의 랙 안에서 아래쪽부터 위쪽까지 GPU와 칩을 촘촘하게 연결하는 확장이다. [08:20]
• Scale out은 랙과 랙을 연결하고, scale across는 관리하기 어려울 만큼 거대해진 시설을 여러 데이터센터로 나눠 다시 연결한다. [08:50]

5. 거리와 대역폭에서 드러나는 구리의 한계

• 구리 연결은 짧은 거리에서 에너지 효율과 제조 비용이 우수하지만, 거리가 미터 단위로 늘어나면 효율이 급격히 떨어진다. [10:23]
• 광연결은 거리가 길어져도 비트당 에너지 소비가 거의 일정해 랙이 커지거나 GPU 사이의 물리적 거리가 늘어날수록 유리하다. [10:43]

6. 구리의 고주파화가 만드는 전력과 발열 부채

• 기업들은 구리선의 동작 주파수를 높여 대역폭을 확장하려 하지만, 대역폭이 올라갈수록 신호 손실도 함께 커진다. [12:20]
• 표피 효과와 유전체 손실은 금속 재료에서 발생하는 물리적 제약이므로, 구리 연결만으로 주파수와 대역폭을 계속 높이는 데에는 상한이 있다. [12:48]

7. 플러거블 광모듈에서 Optical I/O까지의 통합 단계

• 플러거블 광모듈은 광통신용 USB 케이블처럼 랙 사이에 쉽게 꽂고 교체할 수 있으며, 온보드 광학은 이를 회로기판 위로 옮긴다. [13:58]
• CPO는 광학 부품과 ASIC을 같은 패키지에 넣어 전기 연결 거리를 밀리미터 수준으로 줄이고, Optical I/O는 광학 기능을 제조 단계부터 다이에 밀착해 구리 구간을 거의 없앤다. [14:43]

8. NVIDIA의 랙 내부 구리 확장과 외부 광연결

• Vera Rubin의 NVL72·NVL144는 scale out으로 넘어가기 전에 하나의 랙 안에 최대한 많은 GPU를 구리선으로 연결해 scale up 범위의 작업량을 늘리는 구조다. [16:24]
• 48U 랙에 다수의 1U 서버와 GPU·CPU를 배치해 72개 또는 144개 가속기로 확장하고, 랙 밖으로 나가는 연결부터 광학 기술을 적용한다. [16:47]

9. 광학 제조 역량을 선점하려는 인수와 투자

• Marvell은 CPO와 Optical I/O를 개발하는 Celestial AI를 약 20억 달러에 인수해 네트워크 사업 안으로 광학 기술을 끌어들였다. [17:55]
• Marvell은 약 3개월 뒤 Polariton까지 인수했고, NVIDIA는 Lumentum과 Coherent에 각각 20억 달러를 투자하며 광통신 공급망의 수직 통합을 강화했다. [18:09]

10. 광연결 경쟁력을 가르는 두 가지 지표

• pJ/bit는 한 비트를 전송하는 데 필요한 에너지로, 값이 낮을수록 전송 효율이 높다. [19:41]
• Shoreline density는 패키지나 웨이퍼 가장자리 1㎜당 제공할 수 있는 Tb/s 대역폭으로, 값이 높을수록 더 많은 광채널을 집적할 수 있다. [19:56]

11. CPO와 Optical I/O의 성능·유지보수 상충

• CPO와 Optical I/O는 높은 대역폭과 낮은 비트당 에너지를 제공하지만, 광학 부품이 고장 나도 케이블만 뽑아 교체할 수 없어 전체 칩의 유지보수성이 낮아진다. [21:18]
• ASIC의 열이 인접한 광학 소자에 영향을 주고 서로 다른 소자를 함께 제조해야 하므로, 플러거블 광모듈보다 공정 난도와 수율 위험이 커진다. [21:39]

12. 전기 비트를 빛으로 옮기는 EO 변조

• 송신 측 광엔진은 칩의 전기 비트를 광신호로 바꾸고, 광섬유가 이를 전달하면 수신 측이 다시 전기신호로 복원한다. [22:20]
• 항상 켜진 레이저와 칩의 전압 신호가 함께 입력되면 변조기 재료의 굴절률과 빛의 위상이 달라지고, 그 위상 변화에 비트가 실린다. [23:24]

13. 광세기 대신 위상을 바꾸는 이유

• 레이저를 직접 켜고 끄거나 기계식 차광막으로 빛을 통제하는 방식은 레이저의 기동 물리와 기계 운동 속도에 막혀 충분한 변조 속도를 내기 어렵다. [24:29]
• 레이저를 계속 켜둔 채 전압으로 굴절률과 위상을 바꾸면 훨씬 빠르게 비트를 부호화할 수 있다. [25:14]

14. 간섭으로 0과 1을 만드는 변조기 구조

• 레이저를 두 경로로 나눈 뒤 한쪽에만 전압 구동 변조기를 두면, 한 경로의 위상만 바뀌고 다른 경로는 기준 위상을 유지한다. [26:17]
• 두 빛의 위상차가 180도면 상쇄돼 출력 세기가 0이 되고, 360도이거나 위상차가 없으면 보강돼 출력 세기가 1이 된다. [26:51]

15. 실리콘 레이저와 이종 집적의 수율 병목

• 변조에는 항상 켜진 레이저가 필요하지만, 실리콘은 간접 밴드갭 재료라 빛을 효율적으로 만들기 어렵다. [27:52]
• InP 같은 III-V족 재료로 레이저를 별도 제조한 뒤 실리콘 포토닉스 다이에 붙여야 하며, 실리콘에 최적화된 CMOS 공정에 다른 재료가 들어오면서 제조 난도와 수율 위험이 커진다. [28:19]

16. 실리콘의 발광 한계를 보완하는 이종 집적

• 서로 다른 재료의 다이를 붙이는 이종 집적은 플러거블 광모듈의 레이저뿐 아니라 최근 CPO·CPU 제조에도 쓰이며, 외부 광원을 별도로 장착하는 방식보다 집적도를 높일 수 있다. [30:11]
• 실리콘은 자체 발광 효율이 낮고 InP 레이저와 최대 100~1,000배 차이가 나므로, InP 레이저를 실리콘 위에 결합하는 편이 훨씬 효율적이다. [30:38]

17. 칩 가장자리 I/O 한계와 수직 적층

• 칩 면적은 크기의 제곱에 비례해 늘지만 신호가 빠져나가는 가장자리 길이는 선형으로만 증가하므로, 대형 칩일수록 면적 대비 I/O 공간이 줄어든다. [32:00]
• 실리콘 관통전극인 TSV로 신호를 위아래로 전달하고 여러 다이를 수직 적층하면 가장자리 의존도를 낮출 수 있으며, 이 방식은 광학뿐 아니라 3D IC 전반으로 확산되고 있다. [32:25]

18. 파장 다중화가 높이는 칩 가장자리 채널 밀도

• 전기 배선은 네 종류의 정보를 보내려면 네 개의 구리 채널이 필요하지만, 광 배선은 하나의 도파로에 서로 다른 주파수의 빛을 실어 여러 정보를 동시에 전송할 수 있다. [33:43]
• 디멀티플렉서는 한 경로로 들어온 여러 파장을 다시 분리해 신호 처리부로 전달하며, 채널 수를 물리적으로 늘리지 않고도 대역폭을 확장한다. [34:29]

19. 온도 민감성과 수동 광소자의 전력 이점

• 구리선의 다중 전압 레벨은 작은 잡음에도 값이 뒤섞일 수 있고, 여러 색의 빛을 동시에 보내는 광통신도 온도 변화로 파장이 이동하면 같은 종류의 판독 오류가 생긴다. [35:54]
• CPO에서 온도 제어와 패키징이 중요한 이유는 파장 간격이 0.3나노미터처럼 촘촘할 때 온도가 1도만 올라가도 파장이 이동해 비트 정보가 섞일 수 있기 때문이다. [36:38]

20. 광소자의 물리적 크기와 집적도 한계

• 트랜지스터는 1나노미터대 공정으로 작아졌지만 광자 칩과 개별 광소자는 여전히 밀리미터·센티미터급이어서 같은 칩 안에 많은 구성요소를 넣기 어렵다. [38:02]
• 빛의 파장 자체가 마이크로미터급이므로 빛을 가두는 구조를 나노미터급으로 줄이기 어렵고, 여러 마이크로미터급 부품을 조합하면 전체 장치는 다시 밀리미터·센티미터 크기가 된다. [38:29]

21. 역설계가 만든 50~1,000배 소형화

• 어골처럼 보이는 반직관적 광학 구조와 극단적인 소형화 요구는 인간의 기하학적 직관만으로 다루기 어려워, 딥러닝과 최적화 알고리즘을 결합할 동기가 됐다. [40:16]
• 기존 MUX·DEMUX와 약 2,000마이크로미터 크기의 전력 분배기를 역설계로 최적화하면 약 2~5마이크로미터까지 줄어들어 크기가 50~1,000배 감소할 수 있다. [40:50]

22. 목표 성능에서 형상을 역으로 찾는 최적화

• 전통적인 광소자 설계는 사람이 직관적인 기하 구조를 만든 뒤 시뮬레이션 결과를 보고 형상을 조금씩 수정하는 반복 작업에 의존한다. [41:42]
• 역설계는 원하는 파장 분리 방식과 성능 규격을 먼저 정량화한 다음, 알고리즘이 그 목표를 만족하는 물리적 형상을 생성한다. [42:09]

23. 반직관적 미세구조가 만든 제조 난제

• 실리콘 기판에 형성된 미세한 공기 구멍들이 빛의 진행 경로를 바꾸고 서로 다른 색을 분리하며, 전체 구조는 마이크로미터 규모에서 작동한다. [43:50]
• 특정 위치에 실리콘이 있으면 1, 없으면 0인 이진 구조로 볼 수 있지만, 최적화 결과에는 사람이 예상하기 어려운 복잡한 구멍과 섬 구조가 생긴다. [44:14]

24. 단백질 설계에서 가져온 골격과 피드백 전략

• 단백질과 광소자는 미세한 구성요소가 복잡하게 얽혀 있고 기존에는 시뮬레이션과 수정을 반복했다는 공통점이 있어, AI 단백질 설계의 접근법을 광자 설계에 옮길 수 있다. [45:06]
• 단백질 설계처럼 기본 골격을 먼저 만들고 결합 부위에 해당하는 핵심 영역만 정밀 최적화하면, 광소자 전체를 무작위 상태에서 다시 탐색하는 비용을 줄일 수 있다. [45:53]

25. 실험 검증으로 이어진 핵심 연구 문제

• 수십만 개 분자로 이루어진 단백질도 딥러닝으로 설계할 수 있다는 선례는 상대적으로 단순한 2차원 광소자 설계의 가능성을 뒷받침했고, 클린룸을 이용한 실제 제조 실험으로 이어졌다. [47:22]
• 핵심 과제는 밀리미터급 MUX·DEMUX 구조를 칩에 집적할 수 있는 크기로 축소하면서도 필요한 광학 성능을 유지하는 것이다. [48:20]

26. 집적도 향상이 대역폭으로 이어지는 방식

• 같은 웨이퍼 면적에 더 많은 광소자를 넣으면 채널 수가 늘고 파장 간격을 지나치게 좁힐 필요가 없어져, 대역폭과 온도 안정성을 함께 개선할 여지가 생긴다. [50:09]
• 기존 밀리미터급 DEMUX가 1밀리미터당 약 4개 채널을 제공한다면, 역설계로 2~3마이크로미터까지 줄인 구조는 같은 가장자리에서 약 200개 채널을 확보할 수 있다. [50:51]

27. 실패한 설계를 버리는 기존 흐름의 낭비

• 전통적인 역설계는 무작위 노이즈나 중간 형상에서 출발해 후보 10개를 시뮬레이션·제조한 뒤, 성능이 나쁜 8개를 분석 없이 버리고 좋은 2개만 남긴다. [52:13]
• 나쁜 최종 설계에 이르기까지 수행한 계산과 중간 결과를 재사용하지 않으면 막대한 최적화 비용이 사라지고, 광자 설계 분야의 데이터 축적과 발전 속도도 느려진다. [52:49]

28. 우수 설계 골격과 물리 시뮬레이터의 결합

• 우수 설계의 분포에서 광소자 골격을 학습하면 무작위 노이즈 대신 품질이 검증된 템플릿에서 출발할 수 있고, 쿠키 틀처럼 일정한 범위 안에서 더 빠르고 제조 친화적인 형상을 탐색할 수 있다. [53:53]
• 조건을 정확히 설정한 맥스웰 방정식 시뮬레이터는 제조 결함이 없다는 전제에서 실제 소자 성능과 거의 같은 결과를 내므로, 모든 후보를 직접 제작하지 않고도 강력한 검증기 역할을 한다. [54:49]

29. cVAE가 학습하는 조건부 설계 분포

• 조건부 변분 오토인코더인 cVAE는 파장과 각종 설계 조건을 입력받아 우수 광소자 데이터의 분포를 압축해 학습한다. [56:08]
• 학습이 끝나면 분포에서 새로운 형상을 바로 샘플링할 수 있어, 과거에는 후보 하나마다 수 시간씩 걸리던 작업을 이론상 1초에 1만 개 설계를 생성하는 수준으로 단축한다. [56:51]

30. 빠른 수렴과 제조성 지수 검증

• cVAE가 생성한 골격을 초기 시드로 사용하면 이미 우수 설계의 특성을 갖춘 상태에서 최적화를 시작하므로 최종 형상에 더 빠르게 수렴한다. [57:35]
• cVAE 기반 형상은 고립된 실리콘 섬과 흩어진 구멍이 적고 구조가 규칙적이어서, 무작위 초기조건에서 나온 형상보다 제조 오류 가능성이 낮다. [57:55]

31. 실리콘 구조를 한 번에 깎아내는 제조 공정

• 실리콘 웨이퍼의 이산화규소 층 위에 실리콘을 증착하고, 전자빔 리소그래피로 감광막에 마스크를 그린 뒤 노출된 실리콘을 식각해 소자 구조를 만든다. [1:00:22]
• 디지털 회로처럼 여러 층을 반복 적층하지 않고 위에서 아래로 한 번에 식각해 3차원 형상을 완성하므로, 공정 자체는 예상보다 단순하다. [1:01:22]

32. 나노미터 편차가 만드는 수율 병목

• 명목상 20나노미터 정밀도의 장비도 전압과 공정 조건에 따라 실제 구멍을 15나노미터나 25나노미터로 만들 수 있어, 완성품은 원래 설계와 정확히 일치하지 않는다. [1:03:10]
• 상쇄 간섭을 일으키는 구멍의 크기나 형태가 30~50나노미터만 달라져도 광학 특성이 변하고 소자 성능이 크게 떨어진다. [1:04:02]

33. 적분 경사법으로 찾는 핵심 제조 영역

• 광통신용 소자를 줄이는 역설계는 결과가 비직관적이고 공정 주기도 길어, 좋은 설계를 찾는 문제와 높은 수율로 제조하는 문제를 별도로 해결해야 한다. [1:05:04]
• 적분 경사법은 복잡한 구조에서 정밀 제조가 반드시 필요한 영역을 붉은 점으로 표시해, 모든 부분을 완벽하게 만들 수 없는 공정의 우선순위를 정한다. [1:06:04]

34. 핫스폿 검증에서 상용화 피드백까지

• 실제 제작한 디멀티플렉서의 전자현미경 이미지에 핵심 픽셀을 겹치자, 주파수 분리에 직접 관여하는 핫스폿이 구조 내부에 집중됐다. [1:07:50]
• 핵심 영역과 비핵심 영역을 각각 교란한 대조 실험에서 핵심 영역을 건드렸을 때 성능이 뚜렷하게 하락했고, 이를 활용하면 전체 웨이퍼 대신 중요한 부분만 검사해 품질관리 효율을 높일 수 있다. [1:08:18]

35. 희소한 연구 생태계와 특허 경쟁력

• 실리콘 포토닉스 인력 수요는 빠르게 늘지만 전문 연구실은 한국에서 열 곳 안팎, 미국에서도 약 30곳에 불과해 공급이 매우 제한적이다. [1:10:31]
• 전문 연구실 중 자체 제조까지 수행하는 곳은 드물고, 인공지능·머신러닝으로 설계 프레임워크를 구축하는 조직은 더욱 적어 연구 공백이 크다. [1:11:00]

36. 단순한 모델과 복합 도메인 지식의 선점 효과

• 전통 분야가 익숙한 문제 해결 방식에 머무는 동안, 대규모 언어모델과 강화학습에서 얻은 직관을 옮겨 온 연구자는 기존 전문가가 놓친 돌파구를 찾을 수 있다. [1:12:35]
• 조건부 변이형 오토인코더처럼 작은 모델도 도메인 지식과 인공지능 직관을 함께 적용하면 충분하며, 거대한 규모 자체보다 두 분야를 연결하는 능력이 중요하다. [1:13:18]

37. 짧아지는 상용화 주기와 대역폭 병목

• 물리학 연구 성과가 산업에 도달하는 데 걸리던 약 20년의 간격이 최근에는 4~5년으로 줄었고, 인공지능 모델이 실험실과 시장 사이의 반복 주기를 가속한다. [1:14:30]
• 맥스웰 방정식 해석기가 거의 완벽한 정확도를 제공하므로, 핵심 과제는 물리 시뮬레이션의 가능성보다 충분한 계산으로 설계 공간을 얼마나 빨리 탐색하느냐에 가까워진다. [1:15:04]

38. 단백질과 포토닉스에서 발견한 공통 구조

• 전통 포토닉스의 역설계 결과를 공유하는 과정에서 스위스 치즈처럼 구멍이 많은 구조와 단백질 설계의 유사성이 발견됐고, 두 분야의 방법론이 하나의 연구로 연결됐다. [1:15:48]
• 단백질과 포토닉스의 이례적인 조합은 예상보다 좋은 성능을 냈고, 초기 기대를 넘어선 결과가 후속 연구를 지속시키는 동력이 됐다. [1:16:16]

39. 협업과 현장 대화로 문제를 찾는 방법

• 모든 도메인 지식을 혼자 습득하기보다 포토닉스 문제는 포토닉스 전문가에게 묻고, 서로의 통찰을 빠르게 교환하는 협업이 연구 효율을 높인다. [1:18:00]
• 버클리와 미시간의 클린룸 경험 및 동료들과의 대화에서 낮은 제조 수율이 반복적으로 발견됐고, 단백질 분야의 유사 문제와 연결하면서 연구 주제가 구체화됐다. [1:18:16]

40. 더 짧은 거리로 들어오는 광연결

• 짧은 거리는 구리, 수 미터 이상은 광통신을 쓰던 경계가 점차 짧아지면서 광연결이 칩과 패키지에 더 가까운 영역으로 확장된다. [1:20:30]
• 생물학에 적용했던 조건부 변이형 오토인코더와 적분 경사법이 실리콘 포토닉스에서도 작동해, 기존 인공지능 도구의 도메인 전이 가능성을 입증한다. [1:21:13]

41. 에이전트가 설계하는 광자 집적회로

• 적분 경사법과 조건부 변이형 오토인코더를 개별 도구로 사용하는 단계를 넘어, 인공지능 에이전트가 광자 집적회로 전체를 설계하는 방향이 다음 연구 과제가 된다. [1:21:52]
• 인간의 직관으로 회로를 직접 구성하는 대신 에이전트에 기존 설계·해석 프레임워크를 제공하고, 여러 도구를 스스로 조합해 회로를 탐색하도록 맡길 수 있다. [1:22:23]

42. 인간의 방향 설정과 인공지능의 탐색

• 여러 문제의 해결 방식이 새로운 발명보다 계산 자원을 투입해 아직 찾지 못한 설계 공간을 탐색하는 형태로 이동하고 있다. [1:22:41]
• 탐색의 성공에는 인간이 분야의 방향과 목표, 의도와 취향을 정하고 인공지능이 구체적인 계산과 실행을 담당하는 역할 분담이 필요하다. [1:23:15]

🧾 결론

• 실리콘 포토닉스의 핵심 가치는 구리를 즉시 전면 대체하는 데 있지 않고, 데이터 이동 비용이 성능 이득을 잠식하는 구간부터 광학화하는 데 있다.
• 실제 승부는 최고 대역폭 하나가 아니라 pJ/bit, shoreline density, 열 안정성, 수율, 수리 가능성을 합친 시스템 경제성에서 결정된다.
• CPO와 Optical I/O가 칩 가까이 들어갈수록 패키징·레이저·재료·공정·검사 역량이 하나의 통합 경쟁력으로 묶인다.
• 역설계와 데이터 기반 제조 피드백은 광소자 집적도뿐 아니라 실패한 설계의 재사용과 상용화 주기 단축을 가능하게 하는 핵심 보완 기술이다.

📈 투자·시사 포인트

• AI 인프라의 병목이 연산에서 대역폭과 전력 효율로 이동하면 GPU 자체뿐 아니라 광엔진, 레이저, CPO, 패키징, 정밀 제조와 검사 생태계의 전략적 중요성이 커질 수 있다.
• Marvell의 Celestial AI·Polariton 인수와 NVIDIA의 Lumentum·Coherent 투자는 CPO 생산 확대에 앞서 기술과 생산 능력을 선점하려는 공급망 수직 통합 신호로 해석할 수 있다.
• 기술 비교에서는 공칭 전송속도보다 pJ/bit와 shoreline density가 실제 집적 효율을 더 직접적으로 보여주며, 여기에 수율과 현장 교체 비용을 함께 확인해야 한다.
• 포토닉스와 인공지능을 동시에 이해하는 연구 인력이 희소하다는 점은 특허와 설계 프레임워크의 가치를 높일 수 있지만, 연구실 성과가 대량생산 수율로 이어지는지는 별도로 검증해야 한다.

⚠️ 불확실하거나 확인이 필요한 부분

• 데이터센터 전력이 서울 전체 사용량의 60%에 비견되고 주변 온도를 약 3°F 높일 수 있다는 사례는 대상 시설·산정 범위·측정 조건이 제시되지 않아 원자료 확인이 필요하다.
• Marvell과 NVIDIA의 인수·투자 금액, 거래 시점, CPO 생산이 2~3년 뒤 본격화된다는 전망은 기업 공시와 최신 생산 로드맵으로 재검증해야 한다.
• 역설계에 따른 50~1,000배 소형화, 초당 1만 개 설계 생성, 가장자리 약 200개 채널이라는 수치는 특정 구조와 시뮬레이션 조건에 따른 결과일 수 있어 범용 성능으로 일반화하기 어렵다.
• 자막 기반 정리: 타임스탬프가 있는 자막을 기준으로 정리했으며, 고유명사·수치·인용은 원문 확인 필요 시 별도 검증한다.
• 영상 속 주장: 발표자의 해석·전망·비교는 확인된 외부 사실이 아니라 영상 속 주장으로 분리해 읽는다.
• 검증 필요: 수치, 기업 실적, 정책·시장 전망은 발행 전 최신 자료로 별도 검증이 필요하다.

✅ 액션 아이템

• 플러거블 광모듈·온보드 광학·CPO·Optical I/O를 거리, pJ/bit, shoreline density, 수리 가능성, 열, 수율 기준으로 비교한다.
• Marvell·Celestial AI·Polariton·NVIDIA·Lumentum·Coherent의 거래와 투자 내용을 기업 공시에서 확인하고 생산 능력 확대 계획을 추적한다.
• scale up·scale out·scale across별로 구리가 유리한 구간과 광학 전환이 필요한 구간을 나눠 실제 적용 순서를 점검한다.
• InP 레이저 본딩, CPO 패키징, 온도 제어, MUX·DEMUX 제조 편차가 양산 수율에 미치는 영향을 공개 시험 결과로 검증한다.

❓ 열린 질문

• 구리에서 광학으로 전환하는 경제적 경계는 거리·대역폭·전력·수리 비용의 어떤 조합에서 형성될까?
• CPO와 Optical I/O에서 외부 레이저와 다이 내 이종 집적 레이저 가운데 어느 구조가 열 안정성과 유지보수성에서 우위를 가질까?
• 역설계로 작아진 광소자가 나노미터급 공정 편차와 온도 변화 속에서도 목표 성능을 유지할 수 있는 양산 수율은 어느 수준일까?