TSMC보다 2년 빠르게 도입하는 삼성? High-NA EUV의 한계와 두 회사의 서로 다른 계산

🖼️ 인포그래픽

🖼️ 4컷 인포그래픽

💡 한 줄 결론

삼성의 2028년과 TSMC의 2030년 High-NA EUV 도입 계획은 2년의 기술 격차가 아니라, 디램과 대형 로직 칩이 해상도·노광 면적·비용을 다르게 계산한 결과다.

📌 핵심 요점

1. High-NA EUV는 NA를 0.33에서 0.55로 높여 더 미세한 패턴을 구분하지만, 기존 6인치 마스크를 사용할 때 한 번에 찍는 면적은 절반으로 줄어든다.
2. 대형 칩은 회로를 나눠 찍고 연결하는 스티칭이 필요할 수 있다. 경계의 정렬과 노광량을 관리해야 하므로 설계·수율·처리량 부담이 따른다.
3. 삼성은 2028년 디램 양산 적용을 목표로 한다. 칩이 줄어든 노광 영역에 들어간다면 스티칭 없이 미세화와 멀티패터닝 축소 효과를 먼저 노릴 수 있다.
4. TSMC는 고객의 대형 로직 칩을 생산하는 파운더리 관점에서 경제성을 판단한다. 영상은 2030년 High-NA 양산 적용과 별개로 A14의 2028년 양산 계획을 소개한다.
5. 6×12인치 대형 마스크는 노광 영역을 넓히는 장기 해법이다. 영상에 제시된 일정은 2031년 시험 생산 라인, 2033년 전체 시스템 준비이며, 생산성 최대 40% 향상은 아직 양산에서 확인되지 않은 전망이다.

🧩 배경과 문제 정의

영상은 삼성이 ASML과 함께 대형 포토마스크 개발 컨소시엄에 참여하고, 2028년 첨단 디램 양산에 High-NA EUV를 적용하겠다는 목표를 소개하는 데서 출발한다. 회로는 작아지는데 회로 원본인 마스크는 왜 커져야 하는지, 삼성의 도입 목표가 TSMC보다 2년 빠르다는 사실을 어떻게 해석해야 하는지가 핵심 질문이다.

High-NA는 더 세밀한 회로를 찍을 수 있지만, 기존 마스크를 유지하는 광학 구조에서는 한 번에 노광하는 영역이 줄어든다. 따라서 작은 디램과 대형 로직 칩은 얻는 이익과 추가 부담이 다르다. 영상은 이 차이를 바탕으로 도입 속도보다 적용 공정의 경제성을 비교해야 한다고 설명한다.

🕒 시간순 섹션별 상세정리

1. 삼성의 도입 목표와 High-NA의 해상도 개선

• 삼성은 기존 6인치보다 큰 12인치급 마스크를 위한 컨소시엄에 참여하고, 2028년 첨단 디램 양산에 High-NA를 적용한다는 목표를 밝혔다고 묶인다. [00:37]
• High-NA 장비 가격은 약 3억 5천만~4억 달러로 추정된다. 미세한 회로를 구현하면 같은 기능의 칩을 줄이거나 같은 면적에 더 많은 회로를 넣을 수 있다. [00:54]
• NA가 0.33에서 0.55로 높아지며, ASML은 한 번의 노광으로 기존 EUV보다 1.7배 작은 패턴을 찍을 수 있다고 보여준다. [01:16]

2. 절반으로 줄어드는 노광 영역과 대형 GPU

• 마스크에서 빛이 지나치게 비스듬하게 반사되는 문제에 대응하면서 기존 마스크를 유지하기 위해 방향별 축소 비율이 다른 광학 구조를 사용한다. 그 결과 한 번에 찍는 면적이 절반으로 줄어든다. [02:11]
• 한 번의 노광으로 구현할 수 있는 최대 영역은 칩 크기를 제한한다. 영상은 A100과 H100을 이 한계에 가까운 대형 GPU 사례로 든다. [02:47]
• 블랙웰 데이터센터 GPU는 큰 실리콘 칩들을 따로 만들어 연결하는 구조를 택했다. 이런 대형 칩에 High-NA를 적용하면 줄어든 노광 영역이 추가 제약이 된다. [03:17]

3. 스티칭의 난점과 대형 마스크 해법

• 스티칭은 하나의 실리콘 칩에서 나눠 노광한 회로를 경계에서 이어주는 작업이다. 정렬이 어긋나거나 경계의 노광량이 달라지면 배선이 가늘어지거나 끊어질 수 있다. [03:59]
• 경계에 여유 공간을 두거나 까다로운 회로를 피해서 배치할 수 있다. 6×12인치처럼 한 방향으로 긴 마스크는 원본 영역을 늘려 큰 회로를 한 번에 찍으려는 해법이다. [04:46]
• 대형 마스크를 쓰려면 회로 기록·결함 검사 장비와 노광기 내부의 정밀 이송 장치도 새 규격에 맞춰야 한다. 여러 회사가 참여하는 컨소시엄이 필요한 이유다. [05:14]

4. 디램의 선행 도입과 공정 단축 가능성

• 대형 마스크 시험 생산 라인은 2031년, 전체 시스템은 2033년 준비가 목표로 드러난다. 발표 일정대로라면 삼성의 2028년 High-NA 디램은 기존 6인치 마스크로 먼저 시작한다. [05:42]
• 디램 칩이 축소된 노광 영역 안에 들어가면 스티칭을 피할 수 있다. 영상은 특정 연결 패턴에서 기존 최소 세 장의 마스크 작업을 한 장으로 처리한 연구를 소개하며, 전체 디램 공정이 같은 비율로 줄었다는 뜻은 아니라고 강조한다. [06:30]
• 노광 횟수가 늘어도 빠른 이송 장치가 부담을 줄이므로 생산량이 반드시 절반이 되는 것은 아니다. 대형 마스크 전환 시 최대 40% 생산성 향상 전망도 소개되지만 양산 검증 전 수치다. [07:11]

5. 메모리의 ‘최초’ 경쟁과 파운더리의 경제성

• SK하이닉스는 2025년 양산용 High-NA 장비 설치를 발표했고, 삼성과 같은 2028년 디램 적용을 목표로 한다. 장비 설치 최초와 제품 양산 최초는 다른 기준이며 실제 양산 순서는 미정이다. [07:50]
• 삼성은 디램에서 멀티패터닝 감소를 먼저 노릴 수 있지만, TSMC는 고객의 대형 로직 칩을 생산해야 한다. 영상이 소개한 TSMC의 과거 신중론은 기존 EUV의 성능과 새 장비의 가격·경제성에 근거한다. [08:45]
• 영상은 공개 장비 조건상 스티칭이 없을 때 시간당 175장, 있을 때 135장이라는 처리량 차이를 제시한다. 다만 스티칭이 TSMC의 도입 지연 이유라는 설명은 공식 입장이 아니라 고객 구조와 장비 조건을 함께 본 해석이라고 구분한다. [10:22]

6. TSMC의 일정과 인텔의 선행 양산 경험

• TSMC는 2030년부터 High-NA를 첨단 공정 대량 생산에 사용하고, ASML과 대형 마스크 전환을 추진한다고 묶인다. 비용과 생산성이 고객 칩에 맞는 시점에 도입한다는 해석이다. [11:01]
• TSMC의 A14는 High-NA 양산 도입보다 빠른 2028년 양산 예정으로 묶인다. 삼성 디램의 2028년과 TSMC의 2030년만 비교해 전체 공정이 2년 앞섰다고 결론 내릴 수 없다. [11:51]
• 인텔은 일부 제품의 특정 레이어에 High-NA를 사용하고 있으며, 연구·인증·양산을 합친 처리 웨이퍼가 100만 장을 넘었다고 영상은 전해진다. 인텔도 하프필드에 맞춘 설계나 스티칭을 활용하면서 대형 마스크 전환을 추진한다. [12:28]

7. 최종 판단 기준은 제조 단계와 비용

• 실제 생산에서 중요한 것은 구매 순서보다 어떤 칩의 어떤 레이어에 적용해 제조 단계를 줄이는지다. 삼성은 디램, TSMC는 첨단 로직, 인텔은 실제 제품 적용 경험을 중심으로 접근한다. [12:57]
• 대형 마스크는 더 넓은 영역을 스티칭 없이 찍을 가능성을 제공한다. 시스템 생산성 최대 40% 개선은 여전히 양산에서 확인해야 할 전망이다. [13:20]
• 삼성의 2028년 High-NA 디램에서 확인할 핵심은 ‘업계 최초’라는 이름보다 기존의 반복 공정을 얼마나 줄이고 디램 생산 비용을 얼마나 낮췄는지라는 결론으로 마무리한다. [13:35]

🧾 결론

• 장비 도입 시점만으로 삼성과 TSMC의 전체 공정 경쟁력을 서열화할 수 없다. 적용 제품과 레이어, 기존 공정의 대안이 서로 다르다.
• High-NA의 성과는 해상도 향상 자체보다 제조 단계를 얼마나 줄이고 양품 생산 비용을 얼마나 낮추는지로 평가해야 한다.
• 대형 마스크는 초기 High-NA 디램 양산과 일정이 다른 과제다. 마스크 기록·검사·이송 장비까지 함께 준비해야 한다.

📈 투자·시사 포인트

• 메모리 업체의 경쟁력을 볼 때는 ‘최초’라는 표현보다 실제 적용 레이어, 멀티패터닝 감소, 수율과 디램 생산 비용 변화를 확인필요가 있다.
• 파운더리는 고객 칩의 크기와 설계 조건에 따라 도입 경제성이 달라진다. High-NA 적용이 늦다는 이유만으로 첨단 공정 개발이 뒤처졌다고 해석하기 어렵다.
• 대형 마스크 전환은 노광기뿐 아니라 마스크 기록·검사·정밀 이송 장비의 대응도 요구한다. 관련 투자 기회는 시스템 준비 일정과 함께 살펴봐야 한다.
• 최대 40% 생산성 개선 전망을 곧바로 매출이나 이익 증가율로 환산할 수 없다. 실제 공정 조건과 추가 투자비를 확인해야 한다.

⚠️ 불확실하거나 확인이 필요한 부분

• 삼성·SK하이닉스의 2028년 디램 적용, TSMC의 2030년 적용, 대형 마스크의 2031·2033년 일정은 영상이 소개한 목표와 계획이다. 확정된 양산 성과와 구분해야 한다.
• 대형 마스크 전환에 따른 생산성 최대 40% 향상은 ASML 측 전망으로 소개되며, 영상도 실제 양산에서 검증되지 않았다고 명시한다.
• TSMC가 과거 도입을 늦춘 공식 이유로 영상이 제시한 것은 가격과 경제성이다. 스티칭 부담과 고객 구성이 그 판단에 영향을 줬다는 설명은 영상의 해석이다.
• 자막 기반 정리: 타임스탬프가 있는 자막을 기준으로 정리했으며, 고유명사·수치·인용은 원문 확인 필요 시 별도 검증한다.
• 영상 속 주장: 발표자의 해석·전망·비교는 확인된 외부 사실이 아니라 영상 속 주장으로 분리해 읽는다.
• 검증 필요: 수치, 기업 실적, 정책·시장 전망은 발행 전 최신 자료로 별도 검증이 필요하다.

✅ 액션 아이템

• 삼성·SK하이닉스·TSMC의 발표 원문에서 장비 설치, 공정 개발, 제품 양산의 기준과 목표 시점을 각각 확인한다.
• 삼성의 2028년 디램 적용에서 실제 대상 레이어, 줄어든 마스크·가공 단계, 수율과 생산 비용 변화를 추적한다.
• ASML의 스티칭 유무별 처리량 수치를 비교할 때 장비 모델과 측정 조건을 함께 확인한다.
• 대형 마스크의 2031년 시험 생산 라인과 2033년 전체 시스템 준비 일정, 기록·검사·이송 장비의 대응 상황을 점검한다.

❓ 열린 질문

• 삼성과 SK하이닉스 중 누가 어떤 디램 제품과 레이어에 먼저 High-NA를 적용하고, 의미 있는 비용 절감을 입증할까?
• TSMC는 2030년부터 어떤 고객 칩과 레이어에서 High-NA의 경제성을 확보할까?
• 대형 마스크가 준비되기 전까지 대형 로직 칩의 스티칭 부담은 설계와 장비 개선으로 얼마나 줄어들까?