TSMC가 비싸면 삼성에 맡기면 되잖아? 설계부터 검증까지, 파운드리를 바꾸는 데 돈과 시간이 드는 이유 [패치의 칩문학 5강]

🖼️ 인포그래픽

🖼️ 4컷 인포그래픽

💡 한 줄 결론

TSMC에서 삼성으로 파운드리를 바꾸려면 공정에 맞춘 설계 조정과 재검증이 필요하므로, 웨이퍼 가격이 저렴해도 전환에 드는 돈과 시간을 함께 따져야 한다.

📌 핵심 요점

1. 반도체 설계와 제조는 서로 다른 역량이다. 공장을 지을 자금이 있어도 원하는 성능의 칩을 안정적으로 대량 생산할 수 있다는 뜻은 아니다.
2. 파운드리의 제조 경쟁력은 장비 보유뿐 아니라 공정 간 조율, 편차 관리, 수율과 양산 경험에서 나온다. 같은 장비나 같은 공정 이름만으로 생산 결과를 판단하기 어렵다.
3. 수율은 정상 칩의 물량과 비용을 좌우한다. 영상의 가정에서는 웨이퍼 제조비가 같아도 수율이 90%에서 60%로 낮아지면 정상 칩당 제조비가 10만 원에서 15만 원으로 오른다.
4. TSMC의 경쟁력에는 고객과 경쟁하지 않는 사업 원칙, 다양한 제품의 생산 경험, PDK·EDA·IP와 첨단 패키징을 연결하는 설계 생태계가 함께 작용한다. 삼성도 SAFE 생태계를 운영하며 관련 기반을 확대하고 있다.
5. 듀얼 파운드리는 주문만 나누는 전략이 아니다. 공정별 설계 규칙과 소자 특성이 달라 설계·IP·패키징을 다시 검증해야 하며, 고객은 가격과 함께 성능·수율·물량·출시 일정을 평가한다.

🧩 배경과 문제 정의

영상은 GPU·HBM과 빅테크의 자체 AI 칩을 다룬 앞선 이야기에서 제조 단계로 시선을 옮긴다. 설계 시장에서는 서로 경쟁하는 기업들이 실제 생산에서는 TSMC에 모이는 현상을 출발점으로 삼는다.

핵심 질문은 자금이 풍부한 기업이 직접 공장을 짓거나, TSMC보다 저렴한 파운드리로 주문을 옮기면 되지 않느냐는 것이다. 영상은 안정적인 양산에 필요한 공정 운용과 수율, 고객 경험, 설계 생태계와 첨단 패키징을 연결해 전환 비용이 생기는 이유를 설명한다.

🕒 시간순 섹션별 상세정리

1. 경쟁하는 설계 기업들이 제조에서는 TSMC에 모인다

• 엔비디아와 애플뿐 아니라 자체 AI 칩을 개발하는 빅테크도 TSMC에 생산을 맡기는 사례를 제시한다. 설계 경쟁과 제조 공급망은 서로 다른 구도로 움직인다. [00:46]
• 공장을 지을 돈이 있는 것과 좋은 칩을 대량 생산할 수 있는 것은 다른 문제라는 질문을 던진다. 이후 설명은 이 차이를 이해하는 데 초점을 둔다. [01:17]

2. 팹리스·파운드리·IDM의 역할을 구분한다

• 팹리스는 칩을 설계하고, 파운드리는 고객의 설계를 실제 실리콘으로 구현한다. 설계와 제조를 함께 수행하는 기업은 IDM으로 보여준다. [02:15]
• 구글 TPU를 예로 들어 AI에 적합한 구조를 정하는 일과 이를 수많은 트랜지스터로 제조하는 일이 서로 다른 영역임을 강조한다. [02:33]

3. 고객과 경쟁하지 않는 원칙이 신뢰를 만든다

• TSMC는 1987년 설립 당시 고객의 칩을 제조하되 자체 CPU나 GPU로 고객과 경쟁하지 않는 사업 모델을 선택했다고 보여준다. [02:58]
• 고객은 개발 초기부터 제품 정보와 생산 계획을 제조사에 공유해야 한다. 고객의 판매 증가가 제조 주문 증가로 이어지는 관계는 생산을 맡길 신뢰의 기반이 된다. [03:54]
• 이런 관계가 이어지려면 고객이 원하는 성능의 칩을 필요한 물량만큼 제대로 생산하는 실력이 뒷받침돼야 한다. [04:06]

4. 같은 장비를 써도 공정 운용에 따라 결과가 달라진다

• 반도체는 재료를 입히고 패턴을 만들고 깎는 작업을 반복한다. 각 단계의 두께·위치·조건이 다음 단계와 맞아야 하므로 장비 보유만으로 같은 결과를 보장할 수 없다. [05:26]
• 제조사는 장비와 웨이퍼 사이의 편차를 줄이면서 생산량을 늘려야 한다. 새 공정 발표 이후에도 실제 고객의 복잡한 칩을 안정적으로 양산할 수 있는지 확인해야 한다. [06:03]

5. 수율은 정상 칩의 물량과 제조비를 좌우한다

• 결함이나 공정 편차로 목표 성능·전력 조건을 충족하지 못하는 칩이 생긴다. 수율이 낮으면 같은 정상 물량을 확보하기 위해 더 많은 웨이퍼와 자원을 투입해야 한다. [06:49]
• 웨이퍼 제조비 900만 원, 칩 100개라는 가정에서 정상 칩이 90개면 개당 제조비는 10만 원이고, 60개면 15만 원이다. 수율 차이로 정상 칩당 제조비가 50% 높아지는 예다. [07:23]
• 실제 원가에는 패키징·테스트·설계비 등이 더해진다. 이 계산은 수율이 비용과 공급 물량에 미치는 영향을 보여주는 단순 예시다. [07:35]

6. 수율 비교에는 칩의 크기와 설계 조건이 필요하다

• 같은 공정에서도 칩 크기에 따라 수율이 달라질 수 있다. 큰 칩은 웨이퍼에 들어가는 개수가 적고, 치명적인 결함이 포함될 수 있는 면적도 넓다. [08:55]
• 일부 결함 회로를 비활성화해 낮은 성능 등급으로 판매하는 경우도 있어 실제 결과는 더 복잡하다. 그럼에도 칩 면적은 수율을 결정하는 핵심 변수다. [09:15]

7. 대형 AI GPU의 양산 경험이 중요한 이유

• 대형 AI GPU는 노광 장비가 한 번에 노출할 수 있는 영역의 한계에 가까운 크기로 드러난다. 수율 수치를 볼 때 스마트폰용 칩인지 대형 GPU인지 구분해야 한다. [10:16]
• 영상은 삼성의 모바일 중심 양산 경험과 TSMC의 모바일·대형 GPU 생산 경험을 비교하며, 칩 크기와 공정 조건을 모르는 수율 숫자만으로 제조 실력을 평가하기 어렵다고 보여준다. [10:58]
• 삼성도 AI 고객을 늘리고 대형 칩을 실제로 양산하면 해당 분야의 제조 경험을 더 축적할 수 있다. [11:05]

8. 다양한 고객과 생산 데이터가 개선과 재투자로 계속된다

• 영상은 TSMC가 2025년에 고객사 534곳의 제품 12,682종을 305종의 공정 기술로 생산했다고 소개하며, 다양한 제품을 만드는 규모를 보여준다. [11:22]
• 생산 과정에서 드러난 반복 불량과 조건별 편차를 비교하면 원인을 찾고 장비·공정 조건을 개선할 수 있다. 다음 생산에서 개선 효과를 확인하면서 경험이 쌓인다. [11:55]
• 고객 증가가 생산 확대와 경험 축적, 공정 개선과 재투자를 거쳐 다시 고객을 끌어들이는 선순환을 만든다. [12:23]

9. PDK·EDA·IP가 설계를 특정 공정과 연결한다

• 공정마다 트랜지스터 특성과 배선 규칙이 달라 제조사와 공정을 정해야 설계를 구체화할 수 있다. PDK는 해당 공정의 설계 정보와 규칙을 제공한다. [13:17]
• EDA는 회로와 배선 배치, 설계 규칙과 목표 성능 확인에 쓰이며 선택한 공정을 지원해야 한다. [13:33]
• 재사용 가능한 설계 블록인 IP도 해당 공정에서 실제로 원하는 속도와 전력 조건을 충족하는지 검증해야 한다. [14:08]

10. 설계 생태계의 규모와 검증 경험이 선택에 영향을 준다

• TSMC의 OIP는 EDA·IP·설계 지원·첨단 패키징 협력사를 연결한다. 영상은 이를 설계부터 생산까지의 지원을 제공하는 생태계이자 해자로 보여준다. [14:31]
• 검증된 도구와 IP, 기술 지원은 개발 기간과 재설계 위험을 줄이는 데 도움이 된다. 제조 기술을 따라가더라도 제품 출시에 필요한 지원 기반을 갖추는 데는 시간이 더 걸릴 수 있다. [15:32]
• 삼성도 SAFE 생태계를 운영한다. 영상은 두 회사의 차이를 축적 규모와 성숙도로 설명하며, 삼성의 AI 고객 증가가 양산 경험과 도구·IP 검증 사례를 함께 늘릴 수 있다고 본다. [16:42]

11. 듀얼 파운드리는 설계와 검증 부담까지 나누어 감당한다

• 제조사마다 공정과 설계 규칙이 달라 TSMC용 설계를 삼성에서 그대로 생산하기 어렵다. 회로·배선 배치 조정과 IP 재검증이 필요해 설계·검증의 상당 부분을 두 벌로 감당할 수 있다. [17:38]
• 대형 AI 칩은 HBM 인터페이스와 첨단 패키징까지 함께 고려해야 한다. 다른 파운드리로 설계를 옮기는 작업 자체가 새로운 개발 프로젝트가 될 수 있다. [18:02]
• 전환은 가능하지만 돈과 시간이 든다. 웨이퍼 가격을 10% 낮추겠다는 가정만으로는 부족하며 성능, 수율, IP, 패키징과 적기 공급을 확인해야 한다. [18:34]

12. 공정 이름보다 실제 성능과 출시 가능성이 중요하다

• 고객이 원하는 것은 설계한 칩을 목표 성능으로 계획한 날짜에 안정적으로 출시하는 것이다. 파운드리 선택은 이 목표를 충족하는지에 달려 있다. [18:47]
• 같은 2나노 명칭도 동일한 기술 구현을 뜻하지 않는다. 성능·전력·면적을 뜻하는 PPA와 수율을 함께 살펴야 제조 경쟁력을 비교할 수 있다. [19:38]
• 공정 숫자의 의미와 트랜지스터 구조의 차이는 후속 편에서 다룰 주제로 남긴다. [19:58]

13. 첨단 패키징이 여러 칩을 하나의 제품으로 완성한다

• AI GPU는 주변 HBM과 빠르게 데이터를 주고받아야 한다. 거대한 GPU와 여러 HBM을 연결해 안정적으로 작동시키는 데 첨단 패키징이 필요하다. [20:32]
• TSMC는 3D 패브릭과 관련 협력 체계를, 삼성은 MDI 얼라이언스를 통해 메모리·설계 도구·기판·테스트 등 협력사와의 연결을 발전시키고 있다고 보여준다. [20:52]
• 파운드리 경쟁력은 트랜지스터 제조를 넘어 여러 칩을 효율적으로 연결하고 제품으로 완성하는 역량까지 확대된다. [21:12]

14. 설계 경쟁의 확대와 제조 경쟁력의 축적은 다르게 움직인다

• GPU와 자체 AI 칩은 설계 시장에서 경쟁하지만 같은 제조사의 고객이 될 수 있다. 설계 기업이 늘어나는 것과 제조 기업이 늘어나는 것은 별개의 일이다. [21:55]
• 영상은 TSMC의 경쟁력을 공정·수율·투자·설계 생태계·패키징의 축적으로 정리한다. 고객에게 제공하는 가치는 원하는 성능과 물량을 계획한 시점에 시장에 내놓을 수 있다는 신뢰다. [22:50]
• 마지막에는 여러 반도체 기술을 갖춘 삼성이 파운드리 추격에 어려움을 겪는 이유와 이 사업을 계속 키우려는 이유를 다음 편의 질문으로 남기며 마무리한다. [23:30]

🧾 결론

• 파운드리 전환은 경우에 따라 별도의 개발 프로젝트에 가까운 작업이 된다. 기존 설계를 다른 제조사에 그대로 넘겨 생산하기는 어렵다.
• TSMC의 기반은 고객 증가, 생산 경험 축적, 공정 개선, 재투자와 생태계 확대가 반복되는 구조로 설명된다.
• 삼성의 신규 AI 고객 확보는 주문 증가와 함께 대형 칩 양산 경험과 설계 도구·IP의 검증 사례를 축적한다는 의미가 있다.
• 설계 시장에서 경쟁하는 기업들이 제조 단계에서는 같은 파운드리의 고객이 될 수 있다. 자체 AI 칩의 증가가 제조 공급처의 증가를 뜻하지는 않는다.

📈 투자·시사 포인트

• 파운드리 경쟁력을 평가할 때 공정 이름이나 양산 개시 발표에 더해 실제 고객 제품의 성능·전력·면적, 수율과 공급 안정성을 살펴볼 필요가 있다.
• 웨이퍼 가격 할인은 고객 유치 조건의 일부다. 설계 변경비, 검증 부담과 출시 지연 위험을 포함해야 가격 경쟁력의 의미를 판단할 수 있다.
• 삼성의 AI·고성능 컴퓨팅 고객 확대는 실제 양산과 후속 검증 사례로 이어지는지 확인할 사안이다. 영상은 이를 제조 경험과 생태계 축적의 계기로 설명한다.
• AI 칩 경쟁의 제조상 수혜를 볼 때는 GPU와 전용 칩의 점유율 경쟁뿐 아니라, 각 칩의 생산을 누가 담당하는지도 함께 봐야 한다.
• 첨단 패키징과 메모리 연결 역량까지 경쟁 범위가 넓어지고 있어, 트랜지스터 제조 기술만으로 파운드리의 경쟁력을 설명하기 어렵다.

⚠️ 불확실하거나 확인이 필요한 부분

• 영상에 등장하는 수율 90%·60%와 웨이퍼 제조비 900만 원은 원리를 설명하기 위한 가정이다. TSMC와 삼성의 실제 수율이나 제조원가로 해석해서는 안 된다.
• 회사 간 수율을 비교하려면 대상 칩의 크기·설계·공정과 평가 조건을 확인해야 한다. 영상은 특정 고객 제품의 동일 조건 비교 자료를 제공하지 않는다.
• 영상이 소개한 TSMC의 2025년 고객사 534곳, 제품 12,682종, 공정 기술 305종은 해당 발표의 원문과 집계 기준을 확인필요가 있다.
• 자막 기반 정리: 타임스탬프가 있는 자막을 기준으로 정리했으며, 고유명사·수치·인용은 원문 확인 필요 시 별도 검증한다.
• 영상 속 주장: 발표자의 해석·전망·비교는 확인된 외부 사실이 아니라 영상 속 주장으로 분리해 읽는다.
• 검증 필요: 수치, 기업 실적, 정책·시장 전망은 발행 전 최신 자료로 별도 검증이 필요하다.

✅ 액션 아이템

• 수율 관련 기사를 읽을 때 대상 제품, 칩 면적, 적용 공정과 수치의 출처를 함께 기록한다.
• 파운드리 비교표에 성능·전력·면적, 수율, 양산 물량과 공급 일정을 포함한다.
• 제조사 전환을 검토할 때 PDK 차이, 설계 변경 범위, IP 재검증, HBM 연결과 패키징 조건을 확인한다.
• 삼성의 신규 AI 고객 소식을 실제 양산 여부와 설계 도구·IP 검증 사례의 축적으로 이어서 살펴본다.

❓ 열린 질문

• 다른 파운드리가 어느 정도의 가격·성능·공급 조건을 제시해야 설계 변경과 재검증에 드는 비용을 상쇄할 수 있을까?
• 삼성의 AI·고성능 컴퓨팅 고객 확대는 대형 칩 양산 경험과 생태계 성숙도를 얼마나 빠르게 높일 수 있을까?
• GPU와 자체 AI 칩의 경쟁이 심화될 때 제조 주문은 어떤 파운드리로 모이게 될까?