Former Intel CEO: Why This is the Best Time to Build Hardware

🖼️ 인포그래픽

🖼️ 4컷 인포그래픽

💡 한 줄 결론

전 인텔 CEO 팻 겔싱어는 AI가 설계·소프트웨어 장벽을 낮추고 제조·메모리·전력 병목이 혁신 수요를 키운다는 점에서 지금을 하드웨어 개발의 적기로 본다.

📌 핵심 요점

1. AI는 칩 설계와 소프트웨어 지원의 진입 장벽을 낮춘다. 논리 설계의 자동화 범위가 넓어지고 새로운 아키텍처용 커널 작성도 쉬워질 수 있다. 다만 아날로그 설계에는 실리콘 실측과 실제 제품의 제약을 검증하는 과정이 여전히 필요하다.
2. 설계 속도보다 제조와 시스템 구현이 출시 시점을 좌우할 수 있다. 겔싱어는 설계를 3개월에 끝내도 실리콘 확보에는 9개월이 걸릴 수 있다는 예시를 든다. 경쟁력의 평가 단위도 개별 칩에서 패키징·메모리·전력·냉각을 포함한 랙으로 커진다.
3. AI 가속기의 생존은 현재 성능만으로 결정되지 않는다. 워크로드가 바뀌면 극단적인 특화가 불리해질 수 있고, 고객·자본·소프트웨어 지원 확보가 시장을 압축할 수 있다. AI가 하드웨어 다양성을 넓혀도 대규모 운영의 복잡성과 투자 부담은 남는다.
4. HBM 이후의 메모리 혁신은 대역폭·전력·열·수율을 함께 해결해야 한다. 겔싱어는 연산 가까이에 고성능 메모리를 두는 구조를 선호하며, 높은 적층보다 제조 가능한 적정 높이를 강조한다. 광 연결은 I/O 확장에 유망하지만 메모리를 멀리 분리하면 데이터 이동 비용이 커질 수 있다.
5. 전력 확보와 효율 개선이 AI 인프라 확장의 핵심 조건이다. 발전 용량, 전력 변환, 냉각, 광통신 공급망에 혁신 기회가 있으며, 에이전트 확산은 빠른 VM 실행과 보안·성능·정책 관리 수요도 만든다. 이러한 기회의 실현에는 기술 검증과 실제 구축 능력이 필요하다.

🧩 배경과 문제 정의

• AI 시대에는 전력 확보가 데이터센터의 가동 능력과 경제적 생산 능력을 좌우한다. GPU와 시설에 투자해도 전력이 없으면 사용할 수 없다.
• AI가 칩 설계를 빠르게 만들면서 병목은 제조, 패키징, 랙 단위 통합, 메모리 대역폭, 전력 공급과 발열 관리로 이동한다.
• 다양한 AI 가속기의 장기 생존 가능성은 워크로드 변화와 대규모 투자, 소프트웨어 지원에 달려 있다. 메모리 혁신의 여건도 개선되고 있지만 새로운 기술과 적층 구조의 제조 가능성은 여전히 불확실하다.

🕒 시간순 섹션별 상세정리

1. 전력 부족이 데이터센터 투자의 실현 가능성을 제한한다

• AI 디지털 시대에는 에너지 공급 능력이 경제적 생산 능력과 연결된다. 데이터센터를 새로 짓고 GPU 100만 개를 구매해도 전력을 공급하지 못하면 사용할 수 없다 [00:10]
• 전력 확보에 실패하면서 여러 데이터센터 프로젝트에서 채무불이행이 늘어날 것이라는 전망이 드러난다 [00:25]

2. 실무와 학업의 병행이 초기 프로세서 개발 역량을 만들었다

• 팻 겔싱어는 16세에 장학금을 받아 기술학교에 진학하면서 고등학교 마지막 1년 반을 건너뛰었고, 18세에 인텔의 채용 기회를 얻었다 [02:26]
• 기술자로 시작해 286 개발 말기에 설계팀으로 이동했고, 386의 네 번째 엔지니어와 486의 아키텍트·설계 관리자를 맡았다. 학사·석사·박사 과정을 병행하면서 학업과 실제 칩 개발을 연결했다 [03:09]

3. 실제 칩의 제약이 학문적 설계를 검증하고 수정하게 한다

• 스탠퍼드 수업에서 제안된 새로운 캐리 룩어헤드 가산기를 386 설계에 적용했지만 작동하지 않았다. 실제 구현 결과는 교수의 설계가 성립하는지 따져볼 근거가 됐다 [03:53]
• 내장 자체 시험 기술도 실제 칩에 적용할 때 실용성 검증이 필요했다. 이론적으로 유망한 아이디어라도 제품의 제약을 충족하지 못하면 그대로 사용할 수 없었다 [04:27]

4. 486 개발은 설계 도구 자체를 만들어야 했던 전환기였다

• 486은 겔싱어의 설명에서 현대적인 EDA 기법을 본격적으로 적용한 초기 칩이었다. 고수준 설계와 RTL 기술을 활용했지만 당시에는 사용할 Verilog가 없었다 [06:05]
• 인텔은 자체 하드웨어 기술 언어와 컴파일러를 만들었고, 자동 배치·배선 기능도 개발해야 했다. 버클리 연구진과 협력해 배치, 배선, 타이밍 관리의 자동화를 추진했다 [06:33]

5. AI 설계 도구는 논리 설계를 바꾸지만 아날로그의 제약은 남는다

• AI를 칩 설계의 기본 원리부터 적용하는 접근은 기존 설계 방식을 크게 바꿀 가능성이 있다. 현재의 변화가 훗날 새로운 칩 설계 시대의 출발점으로 평가될 수 있다는 전망이다 [07:37]
• 아날로그 설계에는 여전히 많은 실리콘 실측 데이터가 필요하다. AI로 처리하기 위해 설계를 매우 보수적으로 잡거나, 어려운 부분을 기존 방식으로 해결해야 하는 제약이 남는다 [07:55]

6. 설계가 빨라져도 제조와 랙 통합이 늦으면 워크로드를 놓친다

• AI 도구로 뛰어난 설계를 3개월 만에 완성하더라도 실제 실리콘을 규모 있게 확보하는 데는 9개월이 걸릴 수 있다. 설계 속도의 개선만으로 제품 사용 시점이 같은 만큼 빨라지지는 않는다 [09:46]
• 예시에서는 팹에서 칩을 확보하는 데 최소 3개월, 복잡한 첨단·3D 패키징에 추가로 약 3개월이 필요하고, 이후 랙 단위 솔루션으로 통합해야 한다. 개발의 완성 단위가 개별 칩에서 랙으로 커지고 있다 [10:27]

7. HBM과 전력·열 관리가 다음 핵심 병목이다

• HBM은 현재 이용 가능한 최선의 메모리이지만 비트 밀도, 칩 가장자리의 연결 폭에 제한되는 대역폭, 전력과 발열 측면에 한계가 있다. DRAM은 열에 취약한데 메모리와 연산을 한곳에 집중시키는 구조가 부담을 키운다 [12:04]
• AI는 메모리와 연산이 함께 중요한 워크로드다. 설계를 실제 규모로 구현하는 시간을 줄이는 동시에 메모리 병목도 해결해야 한다 [12:25]

8. 워크로드 변화는 극단적인 AI 가속기 특화의 위험을 키운다

• 약 100개의 AI 추론 가속기가 경쟁하는 상황은 일시적이며 경쟁 구도가 좁혀질 것이라는 전망이다. 프리필·디코드뿐 아니라 미드필까지 별도 장치로 나누면 연산 자원 구성이 지나치게 세분화된다 [14:50]
• 추론 모델이 CPU에 가까운 연산을 더 요구하거나, 분자·화학·영상의 3D 구조를 다루기 위해 현재 LLM과 다른 알고리즘이 필요해지면 유리한 하드웨어 구성이 바뀔 수 있다 [15:39]

9. 자본과 고객 확보, 소프트웨어 공동 진화가 가속기 시장을 압축한다

• 광학 방식과 확률적 방식 등 다양한 가속기가 모두 성공하기는 어렵다. 규모를 확보하려면 자본과 실제 워크로드를 얻어야 하므로 시장점유율과 투자 여건이 경쟁 구도를 좁힐 가능성이 크다 [17:54]
• OpenAI·엔비디아·앤트로픽 같은 주요 기업의 플랫폼 선택도 생존을 좌우할 수 있다. 하드웨어 성능뿐 아니라 소프트웨어와 워크로드를 함께 발전시키는 투자가 필요하기 때문이다 [18:35]

10. AI의 소프트웨어 작성 능력은 하드웨어 다양성을 넓힐 수 있다

• 과거에는 서로 다른 명령어 집합마다 컴파일러와 소프트웨어를 지원해야 하는 부담 때문에 소수 아키텍처로 표준화하는 경향이 있었다 [19:55]
• AI가 최적화된 커널과 소프트웨어 계층을 더 쉽게 만들면 새로운 칩의 기능을 활용하는 비용이 낮아질 수 있다. 사람이 프로그래밍하기 어려운 장치도 에이전트 집단이 하룻밤 사이에 처리할 수 있다는 사례는 더 다양한 하드웨어가 공존할 가능성을 뒷받침한다 [20:16]

11. 제조 기간과 대규모 투자 부담은 다양성 확대에도 남는다

• 소프트웨어 작성이 쉬워져도 하드웨어를 만들고 랙 규모로 구현하는 데 1년 반이 걸리는 병목은 남는다. 이를 실제로 활용하려면 데이터센터와 전력 확보에도 매우 큰 자본이 필요하다 [20:44]
• 500억 달러를 빌려야 하는 상황을 가정할 만큼 규모 확대의 비용이 크다는 점은 다양한 독립 플랫폼의 공존을 어렵게 한다 [21:04]

12. 메모리 혁신의 정체에는 기술 난도와 불안정한 수익성이 함께 작용했다

• 겔싱어는 Optane을 포함한 최소 다섯 종류의 새로운 메모리 아키텍처에 관여했고, 지난 30년간 업계에서 약 100개의 시도를 접했다고 보여준다. 그럼에도 주요 메모리 종류는 DRAM·SRAM·플래시에서 크게 벗어나지 못했다는 평가다 [22:46]
• 새로운 메모리가 성공하려면 낮은 비용과 높은 성능, 안정성, 제조 가능성을 함께 충족해야 한다. 이러한 조건을 만족하는 새로운 물리적 기반을 만들지 못한 점이 혁신 정체의 핵심 문제다 [23:26]

13. AI 수요와 자본은 메모리·연산 결합과 새로운 소재의 가능성을 높인다

• AI는 메모리 중심의 워크로드이므로 기술적 필요와 투자 자본이 함께 메모리 혁신을 뒷받침할 수 있다. HBM의 가장자리 대역폭 한계를 넘으려면 적층 등 새로운 구조로 메모리와 연산을 더 밀접하게 결합해야 한다 [24:40]
• 새로운 메모리 소재, 강유전체, 비정전용량 방식의 고밀도 메모리, 고성능·고밀도·적층 가능성을 함께 갖춘 구조가 혁신 후보로 거론된다. 다만 저가 플래시나 MRAM 구조는 기본 셀의 속도와 성능이 문제일 수 있다는 유보적 평가다 [25:44]

14. 높은 적층은 수율 부담을 키워 중간 높이가 유리할 수 있다

• 적층이 높아질수록 완성된 스택의 가치가 커지고 각 층의 결함이 초래하는 손실도 커진다. 8층이나 16층에서는 제조와 결함 관리에 거의 완벽한 수준이 요구된다는 평가다 [27:44]
• 불량 블록 교체와 예비 배선 같은 복원 설계를 적용해도 높은 수율이 필요하다. 다이 자체가 깨진 경우처럼 구조적으로 사용할 수 없는 결함은 이런 기법으로 해결하기 어렵다 [28:24]

15. 연산 타일·메모리·전력 공급을 함께 설계해야 한다

• 연산 타일의 크기가 리티클 한계에 제약받는 상황에서는 더 작은 칩렛을 사용해 수율과 열 특성을 개선하는 방향을 검토할 수 있다 [29:21]
• 연산 타일 위의 메모리는 8층보다 2층이나 4층 적층이 유력하다는 견해다. 여기에 전력 공급도 통합하고 수직인 Z축 방향으로 전력 레일을 연결하는 구조가 필요하다 [29:38]

16. 적층 패키지는 배선·전력·냉각을 함께 해결해야 한다

• 신호를 분배하는 RDL 등 필요한 구성요소를 합치면 기본 구조만 약 8개 층이 되며, 현재 이해하는 제조 기술로는 이 정도가 한계에 가깝다는 판단이다. 광 연결과 전력 레일까지 통합하면 다른 소재도 필요해져 공학적 성취와 제조 난제가 동시에 커진다 [30:57]
• 이러한 통합 부담을 고려하면 메모리를 16단으로 쌓는 방식은 과도하며, 속도 측면의 적정 지점은 2단 또는 4단 적층일 것으로 예상한다 [31:08]

17. 광 연결로 메모리를 분리하면 데이터 이동 비용이 커진다

• 메모리를 패키지 밖으로 옮겨 광 연결로 접근하면 큰 메모리 풀을 사용할 수 있지만, 광·전기 변환을 반복하는 과정에서 손실과 전력 소비가 발생한다. 변환 비용과 소비 전력을 줄이는 기술이 개발되고 있어도 이러한 부담 때문에 선호하지 않는 접근이다 [33:15]
• 연산당 에너지 효율은 이미 상당히 좋아진 반면, 통신 비트당 에너지 비용은 비교 기준에서 약 1,000배 나쁘다는 설명이다. 큰 메모리 풀에 접근하기 위해 이 비용을 지불하는 구조는 물리적 효율에 역행한다는 판단이다 [33:40]

18. PIM보다 연산 가까이에 있는 고대역폭 메모리를 선호한다

• 메모리 내부로 일부 연산을 옮기는 PIM은 주 연산 장치로 들어오는 메모리 대역폭을 줄일 수 있지만, 워크로드를 작은 연산 조각으로 나눠 메모리에 배치해야 한다. 이 요구가 워크로드에 제약을 만든다 [34:13]
• 설계 유연성과 지능적인 설계 기법이 판단을 바꿀 가능성은 인정한다. 다만 PIM 아이디어는 이미 25~30년 동안 존재해 왔으며, 고밀도·고성능·고대역폭 메모리를 주 연산 엔진 가까이에 두는 방식이 변화하는 여러 워크로드에 더 일반적으로 적용될 것으로 예상한다 [34:45]

19. 광 I/O 전환은 경제성과 공급망 성숙도에 달려 있다

• 핵심 연산·메모리 복합체 내부와 달리, I/O 기능 전반에는 광 연결을 선호한다. 구리 연결이 감당하는 거리가 계속 짧아지면서 구리로 5m 연결을 구현하는 비용이 광으로 100m 연결을 구현하는 비용보다 비싸지는 상황이 전환을 밀어붙인다 [35:58]
• 대규모 스케일업 클러스터를 확장하려면 NPO·CPO 같은 광통신 도입이 필요하며, 전환 시점은 2028~2029년으로 예상한다. 아직 대규모로 검증되지 않은 복잡한 공급망이 도입을 늦추는 요인이다 [36:36]

20. 광통신 대량 도입의 난제는 열·패키징·레이저 공급이다

• 네트워킹에서 축적한 패키지 내 광통신 경험은 GPU에도 활용할 수 있다. 그러나 GPU 1,000만 개 규모를 가정하면 패키지에 들어가는 구조와 대량 생산 조건까지 충족해야 한다 [37:41]
• 여러 광통신 방식은 좋지 않은 열 환경에 취약한데, 고성능 연산 환경에서는 그런 열 조건을 피하기 어렵다. 열 관리, 패키지 통합, 레이저 생산 능력 부족은 해결할 과제이지만 근본적인 물리적 장애라기보다 많은 구현 작업이 필요한 문제로 본다 [38:02]

21. 예측 가능한 AI 통신은 광 회선 교환에 유리하다

• 기존 네트워크는 목적지를 미리 알 수 없는 임의의 패킷을 처리하도록 만들어졌다. AI 통신은 크고 예측 가능한 흐름이 많아, 이러한 특성은 패킷 중심 구조보다 회선 교환에 더 잘 맞는다 [38:55]
• 광 연결 확대와 예측 가능한 워크로드가 결합하면 OCS 또는 다른 형태의 광 스위칭으로 발전할 것으로 예상한다. 스케일업 환경이 충분히 커지면 다른 대형 클러스터와 연결하는 문제가 되어 스케일업과 스케일아웃의 경계도 흐려질 수 있다 [39:44]

22. 지속 학습은 학습과 추론의 구분을 약화할 수 있다

• 일부 알고리즘에서는 추론 중에도 모델 가중치를 갱신하는 지속 학습이 기본 동작이 될 수 있다. 이러한 환경에서는 학습과 추론의 분리가 더 강해지기보다 약해질 것으로 예상하며, 두 작업을 분리해 특화하는 이기종 구조에도 의문을 제기한다 [41:11]
• 추론이 유용하게 작동하는 데 필요한 노드 규모는 학습보다 작다는 반론이 있다. 이 차이는 현재에는 사실로 인정하지만, 앞으로도 그대로 유지될지는 확정하지 않는다 [41:23]

23. 워크로드별 장비 최적화는 대규모 운영 부담과 충돌한다

• AI 워크로드마다 연산 성능과 메모리 대역폭에 대한 요구가 달라 이기종 하드웨어가 유리할 수 있다. 작은 확산 모델과 대규모로 작동하는 15조 가중치 LLM은 최적의 장비 구성이 크게 다를 수 있다는 예시다 [41:52]
• GPU 100만 개를 운영하는 데이터센터에서 특정 워크로드용 장비를 1,000개, 다른 용도에 2,000개씩 나눠 배치하면 규모를 유연하게 활용하기 어려워질 수 있다. 개별 최적화의 이익은 관리·업그레이드·연결·장애 영역 관리 비용과 함께 따져야 한다 [42:30]

24. 발전 용량 부족은 AI 투자 확대의 상한이 될 수 있다

• 미국은 10~15년 동안 석탄 발전을 줄이는 속도로 재생에너지를 늘려 전체 발전 용량이 사실상 정체됐다는 진단이다. AI·디지털 시대에 에너지 용량이 경제적 역량을 결정한다는 관점에서, 최근 증가율도 연간 약 4% 수준으로 추정하며 더 많은 용량이 필요하다고 본다 [44:28]
• 원자력은 기저부하를 담당할 유력한 선택지로 평가한다. 반면 재생에너지 공급망의 중국 의존과 약 8년이라는 가스터빈 조달 기간은 발전 용량을 빠르게 늘리는 데 장애가 된다 [45:05]

25. 전력 변환·냉각·새 연산 기술이 효율 개선의 기회를 만든다

• 발전 용량 확대와 미국 내 공급망 강화에 더해 전력 전달망의 효율을 높여야 한다. 800V DC 데이터센터는 역사적 관행과 표준 때문에 남아 있는 여러 변환 단계를 줄이는 방향이다 [46:40]
• 수직형 GaN은 800V를 48V·12V·5V로 한 번에 변환할 잠재력이 있는 기술로 기대한다. 고체 변압기와 스위치, 냉각 시스템의 터빈과 냉매도 전력 공급 및 열 관리 혁신의 대상이다 [47:42]

26. 에이전트 환경에서도 가상화와 관리 추상화가 필요하다

• 데이터 구조·알고리즘·추상화는 컴퓨팅의 기본 요소이며, 가상머신은 인프라 수준이든 애플리케이션 수준이든 계속 역할을 가질 기본 추상화 모델이다 [49:39]
• 기존 가상화가 워크로드·네트워크·스토리지를 관리했듯, 에이전트 군집에도 관리 주체와 보안 프로필, 성능 관리가 필요하다. 가상화와 관리의 기본 기능을 새로운 컴퓨팅 계층에 맞게 다시 구현하는 과정에서 기업이 등장할 기회가 생긴다 [50:34]

27. 에이전트용 VM은 빠른 실행과 인간의 정책 통제를 함께 지원해야 한다

• 에이전트가 사용하는 VM은 제품 형태, 선택 방식, 마케팅, 허용 가능한 복잡성, 시작 속도가 달라진다. 에이전트가 VM 서비스를 선택하게 되며, 사람보다 기다림에 덜 관대하므로 빠른 시작이 중요한 요구가 된다 [51:05]
• 에이전트를 지원하는 것이 VM의 핵심 설계 조건이 되면 보안·성능·추상화·이동 기능도 에이전트에 맞게 재구성해야 한다. 기존 vMotion에 대응하는 에이전트 이동 기능도 이러한 변화의 한 예다 [52:17]

🧾 결론

• 하드웨어 개발의 기회는 AI로 설계를 빠르게 만드는 데서 시작해, 실제로 제조하고 운영할 수 있는 시스템을 만드는 데서 완성된다.
• 성능·메모리 대역폭·전력·냉각·수율·소프트웨어를 함께 설계하는 역량이 중요해진다. 한 요소의 개선만으로 전체 시스템의 경제성이 보장되지는 않는다.
• 다양한 기술이 등장할 여지는 커졌지만, 워크로드 변화와 대규모 자본 부담 때문에 모든 독립 플랫폼이 살아남기는 어렵다는 전망이다.

📈 투자·시사 포인트

• 데이터센터 투자에서는 전력 확보 여부와 공급 시점을 먼저 확인필요가 있다. 건설과 GPU 구매가 끝나도 전력이 연결되지 않으면 자산을 활용할 수 없다.
• 첨단 패키징, 메모리, 전력 변환, 냉각, 광통신은 병목 해결 수요를 살펴볼 분야다. 기술의 유망함과 양산·공급망·고객 확보 수준을 함께 평가해야 한다.
• 가속기 기업은 단일 벤치마크보다 워크로드 변화 대응력, 소프트웨어 지원, 실제 고객과 규모 확대에 필요한 자본을 중심으로 비교필요가 있다.
• 에이전트용 VM과 관리 계층은 새로운 사업 기회가 될 수 있다. 빠른 시작과 자동화뿐 아니라 사람이 정책을 설정하고 운영 상태를 파악할 수 있는 기능이 중요하다.

⚠️ 불확실하거나 확인이 필요한 부분

• 설계 3개월·실리콘 확보 9개월·랙 구현 1년 반은 발언 속 예시와 설명이다. 모든 공정과 제품에 적용되는 표준 일정으로 해석하려면 추가 근거가 필요하다.
• 전력 예산 약 40% 손실, 통신 비트당 에너지 비용의 약 1,000배 차이, 미국 발전 용량 증가율 약 4% 등은 비교 기준과 산정 범위를 확인해야 한다.
• 광통신 전환의 2028~2029년 예상, 적정 메모리 적층 높이, 지속 학습에 따른 학습·추론의 수렴은 전망이다. 공급망과 알고리즘 변화에 따라 달라질 수 있다.
• 자막 기반 정리: 타임스탬프가 있는 자막을 기준으로 정리했으며, 고유명사·수치·인용은 원문 확인 필요 시 별도 검증한다.
• 영상 속 주장: 발표자의 해석·전망·비교는 확인된 외부 사실이 아니라 영상 속 주장으로 분리해 읽는다.
• 검증 필요: 수치, 기업 실적, 정책·시장 전망은 발행 전 최신 자료로 별도 검증이 필요하다.

✅ 액션 아이템

• 데이터센터 검토표에 확보 전력, 공급 개시 시점, 발전·송전 제약을 포함하고 시설·GPU 투자 일정과 맞춰본다.
• 하드웨어 개발 일정을 설계·제조·패키징·랙 통합·소프트웨어 준비로 나눠 실제 출시를 늦추는 단계를 확인한다.
• AI 가속기의 현재 워크로드 성능과 함께 다른 알고리즘, 고정밀 연산, 학습·추론 변화에 대응할 수 있는지 검토한다.
• 메모리·광통신·전력 변환 기술을 비교할 때 대역폭과 성능 외에 수율·열·전력·양산 비용·공급망을 함께 기록한다.

❓ 열린 질문

• AI가 설계와 소프트웨어 작성 시간을 줄인 만큼 제조·패키징·랙 구축 기간도 줄일 수 있을까?
• 하드웨어 다양성의 이익이 대규모 데이터센터의 관리·연결·업그레이드 비용을 넘어서는 지점은 어디일까?
• 메모리와 연산을 가깝게 결합하면서 대역폭·열·수율·비용을 동시에 만족하는 구조는 무엇일까?