🖼️ 인포그래픽

🖼️ 4컷 인포그래픽

💡 한 줄 요약

엔비디아는 베라 CPU를 차세대 CPU·GPU 설계용 EDA 워크플로에 배치하고, 케이던스·시놉시스와의 최적화를 통해 선택된 검증 작업에서 최대 1.5배의 성능 향상을 확인했다.

📌 핵심 요약

• 엔비디아는 복잡성이 커지는 현대 반도체 설계를 가속하기 위해 케이던스 및 시놉시스와 협력해 핵심 EDA 애플리케이션을 베라 CPU에 최적화하고 있다.
• 논리 시뮬레이션, 형식 검증, 디지털 구현의 일부 작업은 GPU와 AI의 활용이 확대된 상황에서도 빠른 개별 CPU 코어와 효율적인 메모리 시스템에 크게 의존한다.
• 케이던스 재스퍼와 시놉시스 VCS를 이용한 초기 시험에서 선택된 프로덕션급 워크로드의 성능이 최대 1.5배 향상됐다.
• 베라는 88개의 엔비디아 올림푸스 CPU 코어, LPDDR5X 메모리 서브시스템, 2세대 엔비디아 확장형 코히어런트 패브릭을 결합한다.
• 엔비디아는 베라를 자사 차세대 프로세서 설계에 활용하는 한편, 향후 리겔 코어 기반의 차세대 로사 CPU로 EDA 최적화 전략을 이어갈 계획이다.

🧩 주요 포인트

1. CPU 중심 EDA 병목을 고성능 베라 아키텍처로 줄여 설계 검증과 테이프아웃까지의 진행 속도를 높인다.
2. 선택된 검증 워크로드에서 최대 1.5배 성능을 확인했으며, 애플리케이션 프로파일링과 시스템 조정을 통해 적용 범위를 넓히고 있다.
3. 자사 CPU로 다음 세대 CPU와 GPU를 설계함으로써 실리콘 설계, 소프트웨어 최적화, 시스템 엔지니어링을 연결하는 반복 개선 구조를 구축한다.

🧠 상세 정리

1. 커지는 칩 설계 복잡성과 베라 도입

현대 CPU, GPU, AI 시스템이 정교해지면서 반도체 설계 과정의 복잡성과 계산 부담도 계속 증가하고 있다. 엔비디아는 이에 대응하기 위해 EDA 분야의 주요 기업인 케이던스와 시놉시스와 협력해 핵심 설계 애플리케이션을 베라 CPU에 맞게 최적화하고 있다. 동시에 차세대 엔비디아 CPU와 GPU를 개발하는 실제 EDA 워크플로 전반에 베라를 배치하고 있다. 이는 단순한 벤치마크 시험이 아니라 고성능 CPU 아키텍처가 대규모 엔지니어링 작업의 실행 속도와 처리량을 얼마나 높일 수 있는지를 자사 개발 과정에서 확인하는 적용 사례다.

2. EDA에서 여전히 중요한 CPU 성능

칩이 제조 단계에 도달하기 전 엔지니어들은 수년에 걸쳐 동작을 검증하고, 예외적인 조건을 찾아내며, 수천 번의 설계 반복을 수행한다. GPU와 AI가 여러 설계 작업을 가속했지만 논리 시뮬레이션, 형식 검증, 디지털 구현의 일부는 여전히 CPU 성능에 크게 의존한다. 특히 이 작업들은 빠른 개별 코어, 효율적인 메모리 시스템, 높은 전체 처리량을 필요로 한다. 따라서 CPU 아키텍처는 개별 검증 작업의 시간뿐 아니라 대안 설계의 탐색 범위, 전체 검증량, 최종 테이프아웃까지의 진행 속도에도 직접적인 영향을 미치는 요소다.

3. 케이던스와 시놉시스의 초기 시험 결과

엔비디아는 계산량이 많은 현대 칩 설계 단계에서 베라의 효과를 확인하기 위해 주요 EDA 애플리케이션을 대상으로 초기 시험을 진행했다. 케이던스 재스퍼는 지능형 증명 기술과 머신러닝을 활용해 설계 주기 초기에 오류를 찾고 수정하는 형식 검증 플랫폼이며, 시놉시스 VCS는 제작 전에 복잡한 칩 설계를 시뮬레이션하고 검증하는 기능 검증 솔루션이다. 시험에서는 동일한 수의 코어를 사용한 조건이 적용됐고, 두 애플리케이션은 선택된 워크로드에서 최대 1.5배 높은 성능을 보였다. 다만 공개된 수치는 전체 EDA 작업에 대한 일반화된 결과가 아니라 선택된 프로덕션급 워크로드의 초기 결과다.

4. 베라의 구조와 대규모 검증 처리

베라는 88개의 맞춤형 엔비디아 올림푸스 CPU 코어와 고효율 LPDDR5X 메모리 서브시스템을 탑재한다. 여기에 2세대 엔비디아 확장형 코히어런트 패브릭을 결합해 높은 코어당 성능, 넓은 메모리 대역폭, 일관된 저지연 특성을 제공하도록 설계됐다. 이러한 특성은 지연 시간에 민감한 작업과 컴퓨팅 팜에서 실행되는 대규모 회귀 시험이 함께 존재하는 EDA 환경에서 중요하다. 개별 검증 실행이 빨라지면 한 번의 작업 시간이 줄어들고, 전체 처리량이 커지면 동일한 개발 기간 안에 더 많은 설계 대안과 검증 항목을 평가할 수 있다.

5. RTL에서 제조 가능한 실리콘까지

프로세서의 아키텍처와 마이크로아키텍처가 정해지면 엔지니어들은 주요 동작을 레지스터 전송 수준인 RTL로 기술한다. 이후 논리 시뮬레이션, 형식 검증, 회귀 시험, 디지털 구현 기술이 연계되어 기능을 확인하고 예외 조건을 찾으며 설계를 제조 가능한 실리콘으로 변환한다. 각 단계는 독립되어 있지 않고 앞뒤 과정에 영향을 주기 때문에 검증 처리량의 향상은 전체 개발 흐름에도 파급된다. 검증이 빨라지면 문제를 더 이른 시점에 발견할 수 있고, 이미 후속 단계로 넘어간 뒤 설계를 되돌려 수정하는 비용 높은 반복 작업도 줄일 수 있다.

6. 차세대 칩을 만드는 지속적 개선 구조

엔비디아의 전략은 모든 EDA 작업을 한 종류의 연산 장치로 처리하는 것이 아니라 각 작업에 가장 적합한 컴퓨팅 아키텍처를 적용하는 것이다. GPU와 AI는 여러 설계 알고리즘을 가속하고, 고성능 CPU는 핵심 시뮬레이션·검증·구현 작업을 담당해 전체 설계 주기의 성능을 함께 높인다. 엔비디아는 베라 이후에도 엔비디아 리겔 코어 기반의 차세대 로사 CPU를 개발하고, CPU 로드맵에 맞춰 주요 EDA 애플리케이션의 최적화를 계속할 계획이다. 자사 CPU를 활용해 미래의 자사 CPU와 GPU를 설계함으로써 실리콘 설계, 소프트웨어 최적화, 시스템 엔지니어링의 결과가 다음 세대 제품 개발에 다시 반영되는 지속적 피드백 구조를 형성한다.

🧾 핵심 주장 / 시사점

• EDA 가속은 단일 검증 실행 시간을 줄이는 데 그치지 않고, 같은 개발 기간에 평가할 수 있는 설계 대안과 검증 범위를 확대한다.
• 최대 1.5배라는 수치는 선택된 초기 워크로드에서 측정된 결과이므로, 엔비디아는 추가 프로파일링과 소프트웨어·시스템 최적화를 통해 더 넓은 작업 범위의 생산성 향상을 추진하고 있다.
• 베라의 자사 설계 워크플로 배치는 CPU 성능 개선이 다음 세대 칩 개발을 가속하고, 그 개발 경험이 다시 후속 CPU 설계와 최적화에 반영되는 순환 구조를 만든다.

✅ 액션 아이템

• 케이던스 재스퍼와 시놉시스 VCS 초기 시험에서 나온 최대 1.5배 향상의 프로덕션급 워크로드 범위를 정의한다.
• 베라의 88개 올림푸스 CPU 코어와 LPDDR5X 메모리 서브시스템이 논리 시뮬레이션·형식 검증 병목을 얼마나 줄이는지 비교한다.
• 리겔 코어 기반 차세대 로사 CPU로 EDA 최적화를 이어갈 계획에 맞춰 적용 우선순위를 정한다.

❓ 열린 질문

• 선택된 검증 워크로드의 최대 1.5배 성능 향상이 테이프아웃까지 일정 단축으로 얼마나 이어지는가?
• GPU와 AI 활용이 확대된 상황에서도 베라 아키텍처가 디지털 구현의 CPU 중심 병목을 어느 수준까지 줄이는가?
• 엔비디아가 베라를 자사 차세대 CPU·GPU 설계에 쓸 때 실리콘 설계와 소프트웨어 최적화는 어떻게 맞물리는가?